高性能模數轉換器ADCIP核是未來5G通信中的一項關鍵技術。由於5G通信占用的帶寬比已有的4G技術高一個數量級，因此ADC的采樣率和帶寬指標也必須相應提高。而5G通信中采用的巨量多天線MassiveMIMO技術又要求在單芯片上集成多通道的ADCIP，在ADC的低面積、高能效、低功耗方面提出了相當嚴苛的要求。
實驗室高性能混合信號集成電路課題組與澳門大學模擬與混合信號超大規模集成電路國家重點實驗室合作，於2017年3月在國際學術期刊IEEETran.onVLSI上共同發表了研究論文“Seven-bit700-MS/sFour-WayTime-InterleavedSARADCWithPartialVcm-BasedSwitching”🕋。論文采用65nmCMOS工藝，實現了一款高能效🤷🏼♂️、小面積的高速SARADC🔸。本項研究成果得到了863課題“下一代光傳輸系統中高速高性能ADC/DAC芯片研製和系統驗證”的支持。
